Formica工作是我們在25C3時的首選演示。 目標是盡可能廉價地開發開源群機器人。 該團隊以裝配線方式結束了25個機器人。 具有足夠的交貨時間，成本可能低至15英鎊。 每個機器都有兩個直接驅動的手機振動電機，具有小型氯丁橡膠輪。 它們由MSP430微控制器管理。 唯一真正的專業芯片是費用控制器，因此機器人可以收取任何類型的干預。 他們在前面有銅滑雪板，觸摸地面飛機加天線，與VCC取得聯繫。 在機器人的頂部是用於兩個導航的三個紅外探測器，以及在機器人之間傳輸固件更新。 反射傳感器在下側進行檢測“食物”。 它看起來像一個出色的風格以及任何類型的簡單方法，以便任何人開始研究群體機器人。
77 種最暢銷的數字產品 Uncategorized 25C3：經濟實惠的群體機器人
You May Also Like
具有FPGA屏蔽具有FPGA屏蔽
的比賽挖掘模特挖掘示例，如果您有一個Beaglebone和FPGA板，您應該嘗試給這款比特幣挖掘機。 硬件使用Brute-Force來解析散列，搜索可用作數字貨幣的稀有集。 該特定示例是為邏輯骨開發的，這是Beaglebone的FPGA屏蔽。 但我們沒有看到任何事情會使這種挑戰與其他FPGA硬件一起使用。 我們過去看到FPGA硬件比特幣挖掘。 它不提供與GPU的範圍一樣多的馬力，但ARM / FPGA組合可以在購買中的集群中使用以加速該過程。 這聽起來像一個有趣的小組項目，即在當地黑客空間。 ...
的比賽挖掘模特挖掘示例，如果您有一個Beaglebone和FPGA板，您應該嘗試給這款比特幣挖掘機。 硬件使用Brute-Force來解析散列，搜索可用作數字貨幣的稀有集。 該特定示例是為邏輯骨開發的，這是Beaglebone的FPGA屏蔽。 但我們沒有看到任何事情會使這種挑戰與其他FPGA硬件一起使用。 我們過去看到FPGA硬件比特幣挖掘。 它不提供與GPU的範圍一樣多的馬力，但ARM / FPGA組合可以在購買中的集群中使用以加速該過程。 這聽起來像一個有趣的小組項目，即在當地黑客空間。 ...
Makerfaire K.C. ArcAttack的新玩具Makerfaire K.C. ArcAttack的新玩具
滑動峰值我一直在網上看到arcattack的視頻，現在有一定需要一天我能夠與他們交叉路徑。當我聽說他們將在Makerfaire K. C.，我決心抓住他們以及提出一些問題。事實證明，他們是Hackaday的粉絲，也很樂意談談。不僅如此，當我問他們建造有趣的東西時，他們的眼睛會亮起。 “你要喜歡這個”其中一個人說，他在舞台上跑了。他回到了一個小工具，綁在他的身體以及吐出5英尺長的閃電螺栓。他是對的，我真的很喜歡！他們展示了這種質子包，觀看了便攜式Tesla線圈，彼此震動以及隨機的金屬，所有的詭計都像傻瓜一樣笑。 我理解我們之前覆蓋了一個便攜式的Tesla線圈，然而，親自看到這件事，對你來說，綁在一起，綁在一個可能真正能夠快速運行的人比你更快地運行，很酷。 休息後有視頻（對不起，搖搖晃晃）以及一噸照片。享受。 它看起來您可以從他們的Facebook頁面獲得較早的舞台上階段的一些很棒的照片。 ...
滑動峰值我一直在網上看到arcattack的視頻，現在有一定需要一天我能夠與他們交叉路徑。當我聽說他們將在Makerfaire K. C.，我決心抓住他們以及提出一些問題。事實證明，他們是Hackaday的粉絲，也很樂意談談。不僅如此，當我問他們建造有趣的東西時，他們的眼睛會亮起。 “你要喜歡這個”其中一個人說，他在舞台上跑了。他回到了一個小工具，綁在他的身體以及吐出5英尺長的閃電螺栓。他是對的，我真的很喜歡！他們展示了這種質子包，觀看了便攜式Tesla線圈，彼此震動以及隨機的金屬，所有的詭計都像傻瓜一樣笑。 我理解我們之前覆蓋了一個便攜式的Tesla線圈，然而，親自看到這件事，對你來說，綁在一起，綁在一個可能真正能夠快速運行的人比你更快地運行，很酷。 休息後有視頻（對不起，搖搖晃晃）以及一噸照片。享受。 它看起來您可以從他們的Facebook頁面獲得較早的舞台上階段的一些很棒的照片。 ...
通過修復來學習：更多Verilog CPU通過修復來學習：更多Verilog CPU
因為我通常與學生合作，我總是在Goldilocks區域的簡單CPU上尋找簡單的CPU，最好是在Verilog中。也就是說，不太簡單，也不難。我對由[FPGA4Student]呈現的16位RISC處理器非常希望，但是沒有一些額外的工作，它很可能無法用於其預期目的。 CPU本身非常簡單，並且在相對較長的網頁上適合。但是，關於它的細節有點稀疏。這並不總是一個糟糕的事情。您可以提供大量幫助。然後，你也可以不清楚。但是，更糟糕的是將其工作所需的模塊之一失踪！您可能會建議這是一個練習委派讀者，但最有可能應該解釋的方式。 起初，我準備刪除書籤以及繼續前進。然後，我決定修復這種風格的過程以及對其進行比特分析可能比僅研究完全工作的設計更具效力。所以我決定與你分享我的維修，並更多地看著設計更多。最重要的是，我將究竟可以在互聯網模擬器上展示如何在互聯網模擬器中運行的事情，以便您可以在沒有軟件應用程序安裝中進行實驗。當然，如果您對Verilog Toolchain感到滿意（如Xilinx或Altera，甚至像Icarus或Cver這樣的免費版），您也不應該發出這項工作。這次我將恰好專注於CPU如何以及下次將如何用一些免費工具展示如何模擬它。 該設計 讓我們從CPU的框圖開始。與其他RISC架構不大，特別是任何類型的不符合管道。程序計數器（PC）驅動方向存儲器。由於每個方向為四個字節，有一個專用的加法器向每個方向添加四個到PC。 Mux讓您為下一個方向或跳轉目標（實際上，絕對跳轉，計算的分支或返回地址）縮短PC。對於計算的分支，還有一個更專用的加法器。 處理髮生在執行不同操作的算術邏輯系統（ALU）中。目的地可以是主存儲器或其中一個寄存器。寄存器數據使用舊技術來防止典型的問題。假設您可以檢查每個週期的一個註冊。如果您只能在指令中啟用一個註冊，則這很好。但是，如果您啟用指示要做類似的添加兩個寄存器，除非您伸出方向時間，否則您將難以加載它們。這就是寄存器文件有兩個輸出端口的原因。 現實是，寄存器數據是至少一個區域，除此之外，風格不會合成真正的硬件。對於一件事，初步塊中有一個用於旋轉寄存器的循環。大多數合成工具都會拋棄。使用重置信號會更好地關閉。其他可能的問題取決於您將要定位的精確FPGA以及您使用的工具。 設計人員為寄存器提供了兩個已被檢查的端口，但底層存儲是相同的。這將使難以使用專門的RAM單元格。一種更典型的方法是僅利用兩個單獨的寄存器塊，每個寄存器塊為每個被檢查的端口。撰寫將數據發送到兩個塊中所以從外部無法講述差異。但經常，這將導致更快的設計和更緊湊的設計。 重寫寄存器數據將是令人著迷的（並且是非常困難的）。但是，如果您不會展望硬件，您很可能不會注意到任何類型的差異。 與大多數相似的CPU一樣，整個控制器向MUXES選擇了選擇已發送的數據的位置。特別是，處理器的數據路徑中有四個muxes： PCSRC – 將“下一個”PC值路由到程序計數器 RegDST – 選擇從兩個字段朝方向撰寫的寄存器（圖顯示了三個輸入，但這似乎是錯誤） BSRC – ...
因為我通常與學生合作，我總是在Goldilocks區域的簡單CPU上尋找簡單的CPU，最好是在Verilog中。也就是說，不太簡單，也不難。我對由[FPGA4Student]呈現的16位RISC處理器非常希望，但是沒有一些額外的工作，它很可能無法用於其預期目的。 CPU本身非常簡單，並且在相對較長的網頁上適合。但是，關於它的細節有點稀疏。這並不總是一個糟糕的事情。您可以提供大量幫助。然後，你也可以不清楚。但是，更糟糕的是將其工作所需的模塊之一失踪！您可能會建議這是一個練習委派讀者，但最有可能應該解釋的方式。 起初，我準備刪除書籤以及繼續前進。然後，我決定修復這種風格的過程以及對其進行比特分析可能比僅研究完全工作的設計更具效力。所以我決定與你分享我的維修，並更多地看著設計更多。最重要的是，我將究竟可以在互聯網模擬器上展示如何在互聯網模擬器中運行的事情，以便您可以在沒有軟件應用程序安裝中進行實驗。當然，如果您對Verilog Toolchain感到滿意（如Xilinx或Altera，甚至像Icarus或Cver這樣的免費版），您也不應該發出這項工作。這次我將恰好專注於CPU如何以及下次將如何用一些免費工具展示如何模擬它。 該設計 讓我們從CPU的框圖開始。與其他RISC架構不大，特別是任何類型的不符合管道。程序計數器（PC）驅動方向存儲器。由於每個方向為四個字節，有一個專用的加法器向每個方向添加四個到PC。 Mux讓您為下一個方向或跳轉目標（實際上，絕對跳轉，計算的分支或返回地址）縮短PC。對於計算的分支，還有一個更專用的加法器。 處理髮生在執行不同操作的算術邏輯系統（ALU）中。目的地可以是主存儲器或其中一個寄存器。寄存器數據使用舊技術來防止典型的問題。假設您可以檢查每個週期的一個註冊。如果您只能在指令中啟用一個註冊，則這很好。但是，如果您啟用指示要做類似的添加兩個寄存器，除非您伸出方向時間，否則您將難以加載它們。這就是寄存器文件有兩個輸出端口的原因。 現實是，寄存器數據是至少一個區域，除此之外，風格不會合成真正的硬件。對於一件事，初步塊中有一個用於旋轉寄存器的循環。大多數合成工具都會拋棄。使用重置信號會更好地關閉。其他可能的問題取決於您將要定位的精確FPGA以及您使用的工具。 設計人員為寄存器提供了兩個已被檢查的端口，但底層存儲是相同的。這將使難以使用專門的RAM單元格。一種更典型的方法是僅利用兩個單獨的寄存器塊，每個寄存器塊為每個被檢查的端口。撰寫將數據發送到兩個塊中所以從外部無法講述差異。但經常，這將導致更快的設計和更緊湊的設計。 重寫寄存器數據將是令人著迷的（並且是非常困難的）。但是，如果您不會展望硬件，您很可能不會注意到任何類型的差異。 與大多數相似的CPU一樣，整個控制器向MUXES選擇了選擇已發送的數據的位置。特別是，處理器的數據路徑中有四個muxes： PCSRC – 將“下一個”PC值路由到程序計數器 RegDST – 選擇從兩個字段朝方向撰寫的寄存器（圖顯示了三個輸入，但這似乎是錯誤） BSRC – ...