的EIS
You May Also Like
蘇聯自動撥號器使用磁繩核心存儲器蘇聯自動撥號器使用磁繩核心存儲器
我們多年來在這些優點上看到了一些有趣的磁芯存儲器，但我們不會記得看到太多用戶可編程磁芯存儲器件。這款有趣的俄羅斯電話自動撥號器在其一天將是一個非常有用的設備，能夠存儲和撥打四十個用戶可編程7位數字。 [mikeseleltricaltuff]撕成一個（視頻，下面的視頻），發現了一些非常有趣的技術。對於它的時代，這是高科技的東西。俄羅斯老太太的聲譽對於令人難以置信的巧妙利用較舊的零件，不能被拒絕。畢竟，如果它有效，那麼無需更改它。但是，無論如何，這裡有趣的是設計人員如何通過使用離散邏輯和核心繩記憶來解決數字的編程和回憶數字的問題問題，而無需使用微處理器。 這是Apollo引導計算機使用的相同技術，而是以用戶可配置的形式，並且顯著更小的存儲容量。核心陣列由七個，四位單詞組成，每位電話數為單詞，這將被順序左下角讀取。您編程的方式是要採取編程線，將其插入相應的孔（與數字1-20相關的一行，另一行為第二個銀行向1-20移動），並沿著核心線程編織類型模式。沿途，根據您正在編碼的數字來傳遞或繞過特定核心。它們的鍵在設備的蓋子上寫入。最後，您需要終止匹配頂部連接器中的電線，以允許電路完成。 據我們所知，編碼是一種二進制序列，具有特殊的“停止”代碼，表示具有少於七位數字的電話號碼。我們將對有關各方進行進一步的分析，並將您指出原始製造商的原理圖。享受！ 當然，我們不僅要提及繩索核心記憶和AGC，而不需要與一個有關的精彩文章相同，如果這是潤濕您的索引核心記憶的胃口，這也是一件關於這一點！ ...
我們多年來在這些優點上看到了一些有趣的磁芯存儲器，但我們不會記得看到太多用戶可編程磁芯存儲器件。這款有趣的俄羅斯電話自動撥號器在其一天將是一個非常有用的設備，能夠存儲和撥打四十個用戶可編程7位數字。 [mikeseleltricaltuff]撕成一個（視頻，下面的視頻），發現了一些非常有趣的技術。對於它的時代，這是高科技的東西。俄羅斯老太太的聲譽對於令人難以置信的巧妙利用較舊的零件，不能被拒絕。畢竟，如果它有效，那麼無需更改它。但是，無論如何，這裡有趣的是設計人員如何通過使用離散邏輯和核心繩記憶來解決數字的編程和回憶數字的問題問題，而無需使用微處理器。 這是Apollo引導計算機使用的相同技術，而是以用戶可配置的形式，並且顯著更小的存儲容量。核心陣列由七個，四位單詞組成，每位電話數為單詞，這將被順序左下角讀取。您編程的方式是要採取編程線，將其插入相應的孔（與數字1-20相關的一行，另一行為第二個銀行向1-20移動），並沿著核心線程編織類型模式。沿途，根據您正在編碼的數字來傳遞或繞過特定核心。它們的鍵在設備的蓋子上寫入。最後，您需要終止匹配頂部連接器中的電線，以允許電路完成。 據我們所知，編碼是一種二進制序列，具有特殊的“停止”代碼，表示具有少於七位數字的電話號碼。我們將對有關各方進行進一步的分析，並將您指出原始製造商的原理圖。享受！ 當然，我們不僅要提及繩索核心記憶和AGC，而不需要與一個有關的精彩文章相同，如果這是潤濕您的索引核心記憶的胃口，這也是一件關於這一點！ ...
無線斗篷腰帶扣將浪漫的舞台設置為浪漫，Schtick無線斗篷腰帶扣將浪漫的舞台設置為浪漫，Schtick
隨著紅牛創建競賽正在進行中，我們看到了大量的偉大條目，包括[團隊賦予指揮者]一起放在一起。雖然我們對我們自己的壯觀紅牛大砲很少，但很難否認那裡有一些僵硬的競爭。 教授的“浪漫褲”是一種創造，它完美無疑是任何裸槍電影的道具。褲子背後的基本前提是，當解壓縮時，斗篷皮帶扣無線地向鏡頭中的燈旋轉到暗淡，音樂轉動，以及蠟燭照亮 – 為浪漫的情緒。 有些人可能會爭辯說，任何穿著紅牛主題的arduino作為皮帶帶扣會有雪球的機會在遇到潛在的伴侶時 – 我們不能真正與你爭論。所說，他們的概念非常有趣。 堅持去看浪漫的褲子，以及幕後看看他們是如何工作的。 [謝謝，比爾！] [Vimeo http://vimeo.com/45152498 w = 470] ...
隨著紅牛創建競賽正在進行中，我們看到了大量的偉大條目，包括[團隊賦予指揮者]一起放在一起。雖然我們對我們自己的壯觀紅牛大砲很少，但很難否認那裡有一些僵硬的競爭。 教授的“浪漫褲”是一種創造，它完美無疑是任何裸槍電影的道具。褲子背後的基本前提是，當解壓縮時，斗篷皮帶扣無線地向鏡頭中的燈旋轉到暗淡，音樂轉動，以及蠟燭照亮 – 為浪漫的情緒。 有些人可能會爭辯說，任何穿著紅牛主題的arduino作為皮帶帶扣會有雪球的機會在遇到潛在的伴侶時 – 我們不能真正與你爭論。所說，他們的概念非常有趣。 堅持去看浪漫的褲子，以及幕後看看他們是如何工作的。 [謝謝，比爾！] [Vimeo http://vimeo.com/45152498 w = 470] ...
通過修復來學習：更多Verilog CPU通過修復來學習：更多Verilog CPU
因為我通常與學生合作，我總是在Goldilocks區域的簡單CPU上尋找簡單的CPU，最好是在Verilog中。也就是說，不太簡單，也不難。我對由[FPGA4Student]呈現的16位RISC處理器非常希望，但是沒有一些額外的工作，它很可能無法用於其預期目的。 CPU本身非常簡單，並且在相對較長的網頁上適合。但是，關於它的細節有點稀疏。這並不總是一個糟糕的事情。您可以提供大量幫助。然後，你也可以不清楚。但是，更糟糕的是將其工作所需的模塊之一失踪！您可能會建議這是一個練習委派讀者，但最有可能應該解釋的方式。 起初，我準備刪除書籤以及繼續前進。然後，我決定修復這種風格的過程以及對其進行比特分析可能比僅研究完全工作的設計更具效力。所以我決定與你分享我的維修，並更多地看著設計更多。最重要的是，我將究竟可以在互聯網模擬器上展示如何在互聯網模擬器中運行的事情，以便您可以在沒有軟件應用程序安裝中進行實驗。當然，如果您對Verilog Toolchain感到滿意（如Xilinx或Altera，甚至像Icarus或Cver這樣的免費版），您也不應該發出這項工作。這次我將恰好專注於CPU如何以及下次將如何用一些免費工具展示如何模擬它。 該設計 讓我們從CPU的框圖開始。與其他RISC架構不大，特別是任何類型的不符合管道。程序計數器（PC）驅動方向存儲器。由於每個方向為四個字節，有一個專用的加法器向每個方向添加四個到PC。 Mux讓您為下一個方向或跳轉目標（實際上，絕對跳轉，計算的分支或返回地址）縮短PC。對於計算的分支，還有一個更專用的加法器。 處理髮生在執行不同操作的算術邏輯系統（ALU）中。目的地可以是主存儲器或其中一個寄存器。寄存器數據使用舊技術來防止典型的問題。假設您可以檢查每個週期的一個註冊。如果您只能在指令中啟用一個註冊，則這很好。但是，如果您啟用指示要做類似的添加兩個寄存器，除非您伸出方向時間，否則您將難以加載它們。這就是寄存器文件有兩個輸出端口的原因。 現實是，寄存器數據是至少一個區域，除此之外，風格不會合成真正的硬件。對於一件事，初步塊中有一個用於旋轉寄存器的循環。大多數合成工具都會拋棄。使用重置信號會更好地關閉。其他可能的問題取決於您將要定位的精確FPGA以及您使用的工具。 設計人員為寄存器提供了兩個已被檢查的端口，但底層存儲是相同的。這將使難以使用專門的RAM單元格。一種更典型的方法是僅利用兩個單獨的寄存器塊，每個寄存器塊為每個被檢查的端口。撰寫將數據發送到兩個塊中所以從外部無法講述差異。但經常，這將導致更快的設計和更緊湊的設計。 重寫寄存器數據將是令人著迷的（並且是非常困難的）。但是，如果您不會展望硬件，您很可能不會注意到任何類型的差異。 與大多數相似的CPU一樣，整個控制器向MUXES選擇了選擇已發送的數據的位置。特別是，處理器的數據路徑中有四個muxes： PCSRC – 將“下一個”PC值路由到程序計數器 RegDST – 選擇從兩個字段朝方向撰寫的寄存器（圖顯示了三個輸入，但這似乎是錯誤） BSRC – ...
因為我通常與學生合作，我總是在Goldilocks區域的簡單CPU上尋找簡單的CPU，最好是在Verilog中。也就是說，不太簡單，也不難。我對由[FPGA4Student]呈現的16位RISC處理器非常希望，但是沒有一些額外的工作，它很可能無法用於其預期目的。 CPU本身非常簡單，並且在相對較長的網頁上適合。但是，關於它的細節有點稀疏。這並不總是一個糟糕的事情。您可以提供大量幫助。然後，你也可以不清楚。但是，更糟糕的是將其工作所需的模塊之一失踪！您可能會建議這是一個練習委派讀者，但最有可能應該解釋的方式。 起初，我準備刪除書籤以及繼續前進。然後，我決定修復這種風格的過程以及對其進行比特分析可能比僅研究完全工作的設計更具效力。所以我決定與你分享我的維修，並更多地看著設計更多。最重要的是，我將究竟可以在互聯網模擬器上展示如何在互聯網模擬器中運行的事情，以便您可以在沒有軟件應用程序安裝中進行實驗。當然，如果您對Verilog Toolchain感到滿意（如Xilinx或Altera，甚至像Icarus或Cver這樣的免費版），您也不應該發出這項工作。這次我將恰好專注於CPU如何以及下次將如何用一些免費工具展示如何模擬它。 該設計 讓我們從CPU的框圖開始。與其他RISC架構不大，特別是任何類型的不符合管道。程序計數器（PC）驅動方向存儲器。由於每個方向為四個字節，有一個專用的加法器向每個方向添加四個到PC。 Mux讓您為下一個方向或跳轉目標（實際上，絕對跳轉，計算的分支或返回地址）縮短PC。對於計算的分支，還有一個更專用的加法器。 處理髮生在執行不同操作的算術邏輯系統（ALU）中。目的地可以是主存儲器或其中一個寄存器。寄存器數據使用舊技術來防止典型的問題。假設您可以檢查每個週期的一個註冊。如果您只能在指令中啟用一個註冊，則這很好。但是，如果您啟用指示要做類似的添加兩個寄存器，除非您伸出方向時間，否則您將難以加載它們。這就是寄存器文件有兩個輸出端口的原因。 現實是，寄存器數據是至少一個區域，除此之外，風格不會合成真正的硬件。對於一件事，初步塊中有一個用於旋轉寄存器的循環。大多數合成工具都會拋棄。使用重置信號會更好地關閉。其他可能的問題取決於您將要定位的精確FPGA以及您使用的工具。 設計人員為寄存器提供了兩個已被檢查的端口，但底層存儲是相同的。這將使難以使用專門的RAM單元格。一種更典型的方法是僅利用兩個單獨的寄存器塊，每個寄存器塊為每個被檢查的端口。撰寫將數據發送到兩個塊中所以從外部無法講述差異。但經常，這將導致更快的設計和更緊湊的設計。 重寫寄存器數據將是令人著迷的（並且是非常困難的）。但是，如果您不會展望硬件，您很可能不會注意到任何類型的差異。 與大多數相似的CPU一樣，整個控制器向MUXES選擇了選擇已發送的數據的位置。特別是，處理器的數據路徑中有四個muxes： PCSRC – 將“下一個”PC值路由到程序計數器 RegDST – 選擇從兩個字段朝方向撰寫的寄存器（圖顯示了三個輸入，但這似乎是錯誤） BSRC – ...